工作内容:
1、设计一个多路选择器，利用ModelSimSE做功能仿真；
2、利用Synplify Pro进行综合，生成xxx.vqm文件；
3、利用Quartus II导入xxx.vqm进行自动布局布线，并生成xxx.vo(Verilog
4、利用ModelSimSE做后仿真，看是否满足要求。
[阅读全文] 通常的步进电机控制方法是采用CPU(PC机、单片机等)配合专用的步进电机驱动控制器来实现，这存在成本较高、各个环节搭配不便(不同类的电机必须要相应的驱动控制器与之配对)等问题...
[阅读全文] 用CPLD的引入，实现了LED屏自动扫描的功能，大幅提高LED屏的频率，同时分担了CPU 的任务，提高了CPU 的处理能力...
[阅读全文] 介绍了利用CPLD器件ispLSI1032E采用在系统编程技术构成数字钟控系统的基本过程,本系统在东南大学SE-3型ISP数字实验机上通过仿真实验,只要设计出印刷电路板即可使该系统成为实际产品。实践证明,在系统编程技术与新型
[阅读全文] PC104总线系统是一种新型的计算机测控平台，作为嵌入式PC的一种，在软件与硬件上与标准的台式PC(PC/AT)体系结构完全兼容，它具有如下优点：体积小、十分紧凑，并采用模块化结构，功耗低，总线易于扩充，紧固堆叠方式
[阅读全文] FPGA硬件的速度是ns级的，这是当前任何MCU都难以达到的速度。因此本系统将比其它系统更能实时地、快速地监测信号量变化，大大加快了处理速度，提高了实时性，同时也减少了对主系统资源的占用...
[阅读全文] 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的
[阅读全文] 这是一个在逻辑设计中注意事项列表，由此引起的错误常使得设计不可靠或速度较慢，为了提高设计性能和提高速度的可靠性，必须确定设计通过所有的这些检查
[阅读全文] 内容包括：1、ISE的安装。2 ISE工程设计流程。3 VHDL设计操作指南。4 ISE综合使用实例
[阅读全文] Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)...
[阅读全文] 我们的设计需要多大容量的芯片?我们的设计能跑多快?这是经常困扰工程师的两个问题.对于前一个问题,我们可能还能先以一个比较大的芯片实现原型,待原型完成再选用大小合适的芯片实现.对于后者,我们需要一个比较精确的
[阅读全文] 用两个74LS194四位双向移位寄存器模拟乒乓球台，其中第一个74LS194的DL输出端接第二个的右移串行输入端，这样当乒乓球往右准备移出第一个寄存器的时候就会在时钟脉冲的作用下被移入第二个寄存器...
[阅读全文]
